Selección | Ver | Administrar |
Interfaz de usuario del procesador | Usuario, Usuario avanzado, Administrador | Administrador |
Interfaz de usuario de configuración del BIOS | Administrador | Administrador |
Compatibilidad para 64 bits | Admite sistemas de 64 bits. |
HyperThreading (HT) | Implementación de Intel de la tecnología de subprocesos múltiples simultáneos. |
Tecnología de virtualización (VT) | Extensión de virtualización de Intel de la arquitectura x86 de 64 bits. |
Conmutación basada en la demanda (DBS) | Tecnología de administración de energía desarrollada por Intel en la que el voltaje aplicado y la velocidad de reloj de un microprocesador se mantienen en el nivel mínimo necesario para permitir el óptimo rendimiento de las operaciones requeridas. NOTA: Debido a las limitaciones del sistema operativo VMware® ESXi versión 3.5 en los sistemas xx1x, el campo Conmutación basada en la demanda (DBS) muestra un valor incorrecto. |
Execute Disable (XD) | Permite que las aplicaciones correctamente escritas marquen el espacio disponible en la memoria como ejecutable a fin de evitar la ejecución del código que intente acceder más espacio del que se haya marcado. |
Modo turbo | Muestra la capacidad del procesador. Se trata de una función del procesador que permite aumentar la frecuencia de la CPU cuando el sistema funciona por debajo de los límites de temperatura, energía o corriente. Usted puede configurar esta capacidad del procesador en la página de configuración del BIOS. |
Estado | Indica si la caché del procesador está activada o desactivada. |
Nivel | Muestra el nivel de caché. Caché de nivel principal (L1) es un banco de memoria muy rápido ubicado cerca a las unidades de ejecución del procesador. Caché de nivel secundario (L2) es un área de ensayo más grande que alimenta a la caché principal. Caché de nivel terciario (L3), si está disponible, es un banco de memoria adicional, más grande, que alimenta datos a la caché secundaria. Todos estos niveles de caché están ubicados en el procesador. |
Tamaño máximo | Muestra la memoria máxima que la caché puede ocupar en kilobytes KB. |
Tamaño instalado | Muestra el tamaño real de la caché. |
Tipo | Indica si el tipo de caché es de Datos o Unificado. |
Ubicación | Indica si la caché se ubica en el procesador o en un chip configurado fuera del procesador. |
Política de escritura |
Describe cómo la caché actúa con respecto a un ciclo de escritura.
En una política de escritura no simultánea, la caché actúa como un búfer. Cuando el procesador inicia un ciclo de escritura, la caché recibe los datos y detiene el ciclo. Después la caché escribe los datos de regreso en la memoria principal cuando el bus del sistema está disponible.
En una política de escritura simultánea, el procesador escribe a través de la caché en la memoria principal. El ciclo de escritura no se completa hasta que los datos se almacenan en la memoria principal.
Si la política de escritura especifica Varía con la dirección, entonces la política es de actualización exclusiva o actualización simultánea, de acuerdo con la dirección de memoria.
|
Asociatividad |
La caché totalmente asociativa permite que cualquier línea de la memoria principal se almacene en cualquier ubicación en la caché.
La caché asociativa en conjunto de 64 vías asigna directamente sesenta y cuatro líneas específicas de memoria a las mismas sesenta y cuatro líneas de caché.
La caché asociativa en conjunto de 48 vías asigna directamente cuarenta y ocho líneas específicas de memoria a las mismas cuarenta y ocho líneas de caché.
La caché asociativa en conjunto de 32 vías asigna directamente treinta y dos líneas específicas de memoria a las mismas treinta y dos líneas de caché.
La caché asociativa en conjunto de 24 vías asigna directamente veinticuatro líneas específicas de memoria a las mismas veinticuatro líneas de caché.
La caché asociativa en conjunto de 20 vías asigna directamente veinte líneas específicas de memoria a las mismas veinte líneas de caché.
La caché asociativa en conjunto de 16 vías asigna directamente dieciséis líneas específicas de memoria a las mismas dieciséis líneas de caché.
La caché asociativa en conjunto de 12 vías asigna directamente doce líneas específicas de memoria a las mismas doce líneas de caché.
La caché asociativa en conjunto de 8 vías asigna directamente ocho líneas específicas de memoria a las mismas ocho líneas de caché.
La caché asociativa en conjunto de 4 vías asigna directamente cuatro líneas específicas de memoria a las mismas cuatro líneas de caché.
La caché asociativa en conjunto de 3 vías asigna directamente tres líneas específicas de memoria a las mismas tres líneas de caché.
La caché asociativa en conjunto de 2 vías asigna directamente dos líneas específicas de memoria a las mismas dos líneas de caché.
La caché asociativa en conjunto de 1 vía asigna directamente una línea específica de memoria a la misma línea de caché. Por ejemplo, la línea 0 de cualquier página de la memoria se debe almacenar en la línea 0 de la memoria caché.
|
Tipo de corrección de errores | Identifica el tipo de verificación y corrección de errores (ECC) que puede realizar esta memoria. Por ejemplo, ECC de un solo bit o ECC de múltiples bits. |
Volver a la página Procesadores | Regresa a la ventana anterior. |
![]() |
Imprime una copia de la ventana abierta en la impresora predeterminada. |
![]() |
Guarda en un archivo de texto el contenido de esta ventana (los valores de cada campo de datos separados mediante un delimitador personalizado) en el destino que usted especifique. |
![]() |
Esto envía por correo electrónico el contenido de esta ventana al destinatario designado. Vea la Guía del usuario de Server Administrator para obtener instrucciones acerca de cómo configurar el servidor de Protocolo simple de transferencia de correo (SMTP). |
![]() |
Actualiza la pantalla con la información más reciente. |
![]() |
Muestra la ayuda en línea de esta página. |